多層共燒之積層堆疊式晶片電阻及其製造方法

专利摘要:
一種多層共燒之積層堆疊式晶片電阻及其製造方法，係包括一陶瓷基體、一積層堆疊電阻結構體、第一端極及第二端極，該陶瓷基體具有一預定厚度，由複數層陶瓷膜疊置而形成，以包括有溶劑、黏結劑、分散劑的瓷漿附著於一承載膜的表面而形成；該積層堆疊電阻結構體，係疊置在該陶瓷基體上，包括有複數層承載膜及一一地形成在該承載膜表面的複數層電阻層，該每一電阻層彼此間相互平行並以垂直方向疊置間隔一預定間距；該積層堆疊電阻結構單體與該陶瓷基體係於疊置後於窯爐中以一預定燒結溫度及一預定燒結時間燒結，將該積層堆疊電阻結構單體與該陶瓷基體燒結定型。
公开号:TW201322284A
申请号:TW100142391
申请日:2011-11-18
公开日:2013-06-01
发明作者:Hung-Chun Wu；Tung-Yi Chou；Ching-Jen Tsai；Yung-Cheng Tsai
申请人:Prosperity Dielectrics Co Ltd；
IPC主号:H01C7-00

专利说明:
多層共燒之積層堆疊式晶片電阻及其製造方法
本發明係有關於一種晶片電阻，特別係指一種多層共燒之積層堆疊式晶片電阻及其製造方法。
查過去由於被動元件因成本及其特性之因素，無法完全整合於積體電路之中，而必須使用外接等方式來實現，容易造成可靠度低、高生產成本及基板面積不易縮小等缺點，故出現了利用多層共燒的技術來解決上述的問題。其內涵主要是以一種氧化物材料在高溫、含氧之製造環境下，在絕緣陶瓷材料所製作之氧化物陶瓷層上，使用氧化物電極取代金屬電極製備積層或單層氧化物陶瓷元件。
多層共燒的技術除了讓模組及被動元件的整合能力變得更容易實現，更能兼顧到空間及成本的考量，藉由堆疊數個厚度只有幾微米的陶瓷基板，再嵌入被動元件及積體電路，更有效率的將被動元件與電路配線集中於基板內，進而達到節省空間、降低成本等目的。多層共燒的技術以其優異的電子、機械、熱力特性，早已成為未來電子元件集積化、模組化的發展趨勢。
習用多層共燒的技術用來製做電阻器之方法，係先以一絕緣材料製作一氧化鋁基板，再於該氧化鋁基板之表面上以一導體材料，藉由印刷或是濺鍍的方式舖上一層電阻層，隨後更在該電阻層上以該絕緣陶瓷材料覆蓋上一層保護層，而該保護層便作為另一層電阻層之基板，以此方式重覆疊置出複數層的電阻層，最後作一絕緣保護層將整個電阻器予以封裝再完成燒成定型，另外在各電阻層的兩個端面電連接一對端極，成為一完整的電阻器。
然而，前述用來製做電阻器之製造方法係針對一般單層電阻器而安排，用來製作堆疊式結構之電阻器只是將同樣的方法重覆，使其功能性得以做延展，過程不但繁雜鎖碎且並未將多層共燒之技術做最有效率的運用。
有鑑於此，本發明之主要目的即是提供一種多層共燒之積層堆疊式晶片電阻及其製造方法，藉由多層共燒之技術來實現一積層堆疊式晶片電阻結構。
本發明為解決習知技術之問題所採用之技術手段，係先製備一包括有溶劑、黏結劑、分散劑的瓷漿，並將該瓷漿附著於一承載膜的表面而形成一陶瓷膜，再將複數層該陶瓷膜疊置形成一具有預定厚度的陶瓷基體。隨後在該陶瓷基體的表面形成一電阻層，該電阻層的端部以一水平方向各別延伸形成端極連接端，以及在該電阻層的表面形成該陶瓷膜。
重覆數次前兩步步驟，以在該陶瓷基體上形成一包括有複數層電阻層的積層堆疊電阻結構單體，該每一電阻層彼此間相互平行並以垂直方向疊置間隔一預定間距；將該積層堆疊電阻結構單體與該陶瓷基體，於窯爐中以一預定燒結溫度及一預定燒結時間燒結，將該積層堆疊電阻結構單體與該陶瓷基體燒結定型，將該燒成定型後的該積層堆疊電阻結構單體的兩個端極面，以一導電材料分別形成一對端極，且使該每一電阻層的端極連接端連接於該端極，而製成一積層堆疊式晶片電阻。
本發明多層共燒之積層堆疊式晶片電阻係包括：一陶瓷基體，具有一預定厚度，該陶瓷基體係由複數層陶瓷膜疊置而形成，而該陶瓷膜係以包括有溶劑、黏結劑、分散劑的一瓷漿附著於一承載膜的表面而形成；一積層堆疊電阻結構單體，係疊置在該陶瓷基體上，包括有複數層承載膜及一一地形成在該承載膜表面的複數層電阻層，該每一電阻層彼此間相互平行並以垂直方向疊置間隔一預定間距；該積層堆疊電阻結構單體與該陶瓷基體係於疊置後於窯爐中以一預定燒結溫度及一預定燒結時間燒結，將該積層堆疊電阻結構單體與該陶瓷基體燒結定型。
相較於習知技術之製造方法，本發明針對積層堆疊式晶片電阻結構，係先製備出具有複數層電阻層之單體，再將作為絕緣層材料的澆注瓷漿充填灌注於各層電阻層間的瓷漿澆注空間中，最後再進行共燒作業，不但免除了鎖碎的堆疊程序，亦省下了印刷及濺鍍後烘乾作業所需的時間。
除此之外，本發明所實現之積層堆疊式晶片電阻結構不但可以藉由一電阻調節修整槽來進行電阻值之調節；亦可以藉由改變電阻器本身堆疊結構中至少一層電阻層之寬度或厚度來控制晶片電阻之電阻係數，來進行電阻值之調節。
本發明所採用的具體方法及結構設計，將藉由以下之實施例及附呈圖式作進一步之說明。
請參閱第1圖所示，係本發明多層共燒之積層堆疊式晶片電阻第一實施例製造方法之流程圖，先製備一包括有溶劑、黏結劑、分散劑的瓷漿S101)，並將該瓷漿附著於一承載膜的表面而形成一陶瓷膜(S102)，再將複數層該陶瓷膜疊置形成一具有預定厚度的陶瓷基體(S103)。隨後在該陶瓷基體的表面形成一電阻層，該電阻層的端部以一水平方向各別延伸形成端極連接端(S104)，以及在該電阻層的表面形成該陶瓷膜(S105)。
重覆數次前兩步步驟，以在該陶瓷基體上形成一包括有複數層電阻層的積層堆疊電阻結構單體(S106)，該每一電阻層彼此間相互平行並以垂直方向疊置間隔一預定間距；將該積層堆疊電阻結構單體與該陶瓷基體，於窯爐中以一預定燒結溫度及一預定燒結時間燒結，將該積層堆疊電阻結構單體與該陶瓷基體燒結定型(S107)，將該燒成定型後的該積層堆疊電阻結構單體的兩個端極面，以一導電材料分別形成一對端極(S108)，且使該每一電阻層的端極連接端連接於該端極，而製成一積層堆疊式晶片電阻(S109)。
另請參閱第2圖至第8圖所示，係本發明多層共燒之積層堆疊式晶片電阻第一實施例製造流程結構剖面圖，第2圖顯示承載膜731，第3圖顯示瓷漿被附著於承載膜731所形成之陶瓷膜73，第4圖顯示將複數層該陶瓷膜73疊置所形成之具有預定厚度h的陶瓷基體61，第5圖顯示在該陶瓷基體61的表面所形成之具有複數層電阻層71的積層堆疊電阻結構單體7，第6圖顯示該積層堆疊電阻結構單體7與該陶瓷基體61，於窯爐中以一預定燒結溫度及一預定燒結時間燒結定型，第7圖顯示在燒成定型後的該積層堆疊電阻結構單體7的兩個端極面，以一導電材料分別形成一對端極91,92，第8圖顯示以同樣的方法另外在陶瓷基體61背面形成另一積層堆疊電阻結構單體7a。
請參閱第9圖所示，係本發明多層共燒之積層堆疊式晶片電阻第二實施例製造方法之流程圖，相較於第一實施路之製造流程，第二實施例在製備一瓷漿(S101)之前，更可先製備一第二澆注瓷漿(S101a)，並以該第二澆注瓷漿製成一基材層(S101b)，再將該積層堆疊電阻結構單體疊置在該基材層上(S101c)。
另請參閱第10圖至第13圖所示，係本發明多層共燒之積層堆疊式晶片電阻第二實施例製造流程結構剖面圖，第10圖顯示包括有瓷粉、粘結劑的第二澆注瓷漿所構成之基材層6，第11圖顯示在該基材層6的表面所形成之具有複數層電阻層71的積層堆疊電阻結構單體7，第12圖顯示該積層堆疊電阻結構單體7與該基材層6，於窯爐中以一預定燒結溫度及一預定燒結時間燒結定型，第13圖顯示在燒成定型後的該積層堆疊電阻結構單體7的兩個端極面，以一導電材料分別形成一對端極91,92，第11圖顯示形成端極91,92後的積層堆疊式晶片電阻完成品。
請參閱第7圖所示，本發明多層共燒之積層堆疊式晶片電阻之第一實施例係包括：一陶瓷基體61，具有一預定厚度h，該陶瓷基體61係由複數層陶瓷膜73疊置而形成，而該陶瓷膜73係以包括有溶劑、黏結劑、分散劑的一瓷漿附著於一承載膜731的表面而形成；一積層堆疊電阻結構單體7，係疊置在該陶瓷基體61上，包括有複數層承載膜731及一一地形成在該承載膜731表面的複數層電阻層71，該每一電阻層71彼此間相互平行並以垂直方向疊置間隔一預定間距；該積層堆疊電阻結構單體7與該陶瓷基體61係於疊置後於窯爐中以一預定燒結溫度及一預定燒結時間燒結，將該積層堆疊電阻結構單體7與該陶瓷基體61燒結定型。
本發明多層共燒之積層堆疊式晶片電阻其中每一電阻層的第一端部及第二端部以一水平方向各別延伸形成端極連接端，並各別暴露出於該積層堆疊電阻結構單體7的第一端面及第二端面；第一端極91，係以導電材料形成在該積層堆疊電阻結構單體7的第一端面，且該第一端極91係連接於該各個電阻層71的第一端部；第二端極92，係以導電材料形成在該積層堆疊電阻結構單體7的第二端面，且該第二端極係連接於該各個電阻層71的第二端部。
請參閱第10圖至第13圖所示，本發明多層共燒之積層堆疊式晶片電阻之第二實施例，其中更包括有一基材層6，係以包括有瓷粉、粘結劑的第二澆注瓷漿所構成，具有一表面及一背面，在該基材層6的兩端各形成一端極面。其中該瓷漿及該第二澆注瓷漿可由不同的多孔性陶瓷材料成份或相同的多孔性陶瓷材料成份但不同孔隙之一構成，且在該電阻層71更形成有至少一電阻調節修整槽72，亦可藉由改變該電阻層71裡其中至少一層之寬度或厚度，進而調節該電阻層71之電阻值。
請參閱第14圖所示，為了增強散熱的效果，本發明多層共燒之積層堆疊式晶片電阻之第二實施例在該基材層6中，更可以嵌入一對金屬導熱層81,82，該金屬導熱層81,82各別以一水平方向延伸至該基材層6其中之一的端極面，進而將該電阻層71所產生的熱能，經由該金屬導熱層81,82之熱傳導，以一散熱方向I1,I2透過該端極91,92散發至外部，以此結構來達到增強散熱效果之目的。
請參閱第15圖及第16圖所示，本發明多層並聯式晶片電阻之第二實施例，以同樣方式與結構實現，相異之處在於其中該第瓷漿及該第二澆注瓷漿係由相同的多孔性陶瓷材料成份構成。
請參閱第17圖及第18圖所示，本發明多層並聯式晶片電阻之第二，以同樣方式、材料與結構，另在該基材層6的背面形成另一積層堆疊電阻結構單體7a。
由以上之實施例可知，本發明確具極佳之產業利用價值，故本發明業已符合於專利之要件。惟以上之敘述僅為本發明之較佳實施例說明，凡精於此項技藝者當可依據上述之說明而作其它種種之改良，惟這些改變仍屬於本發明之創作精神及以下所界定之專利範圍中。
6．．．基材層
61．．．陶瓷基體
7．．．積層堆疊電阻結構單體
71．．．電阻層
72．．．電阻調節修整槽
73．．．陶瓷膜
731．．．承載膜
7a．．．積層堆疊電阻結構單體
71a．．．電阻層
72a．．．電阻調節修整槽
73a．．．陶瓷膜
81．．．金屬導熱層
82．．．金屬導熱層
91．．．第一端極
92．．．第二端極
h．．．厚度
I1．．．散熱方向
I2．．．散熱方向
第1圖　係本發明多層共燒之積層堆疊式晶片電阻第一實施例製造方法之流程圖；
第2圖　係本發明多層共燒之積層堆疊式晶片電阻第一實施例製造流程結構剖面圖之一；
第3圖　係本發明多層共燒之積層堆疊式晶片電阻第一實施例製造流程結構剖面圖之二；
第4圖　係本發明多層共燒之積層堆疊式晶片電阻第一實施例製造流程結構剖面圖之三；
第5圖　係本發明多層共燒之積層堆疊式晶片電阻第一實施例製造流程結構剖面圖之四；
第6圖　係本發明多層共燒之積層堆疊式晶片電阻第一實施例製造流程結構剖面圖之五；
第7圖　係本發明多層共燒之積層堆疊式晶片電阻第一實施例製造流程結構剖面圖之六；
第8圖　係本發明多層共燒之積層堆疊式晶片電阻第一實施例製造流程結構剖面圖之七；
第9圖　係本發明多層共燒之積層堆疊式晶片電阻第二實施例製造方法之流程圖；
第10圖　係本發明多層共燒之積層堆疊式晶片電阻第二實施例製造流程結構剖面圖之一；
第11圖　係本發明多層共燒之積層堆疊式晶片電阻第二實施例製造流程結構剖面圖之二；
第12圖　係本發明多層共燒之積層堆疊式晶片電阻第二實施例製造流程結構剖面圖之三；
第13圖　係本發明多層共燒之積層堆疊式晶片電阻第二實施例製造流程結構剖面圖之四；
第14圖　係本發明多層共燒之積層堆疊式晶片電阻第二實施例嵌入金屬導板之結構剖面圖；
第15圖　係本發明多層共燒之積層堆疊式晶片電阻第二實施例具有相同成份之結構剖面圖；
第16圖　係本發明多層共燒之積層堆疊式晶片電阻第二實施例具有相同成份並嵌入金屬導板之結構剖面圖；
第17圖　係本發明多層共燒之積層堆疊式晶片電阻第二實施例具有雙層結構之結構剖面圖；
第18圖　係本發明多層共燒之積層堆疊式晶片電阻第二實施例具有雙層結構並嵌入金屬導板之結構剖面圖。
61．．．陶瓷基體
7．．．積層堆疊電阻結構單體
71．．．電阻層
72．．．電阻調節修整槽
73．．．陶瓷膜
7a．．．積層堆疊電阻結構單體
71a．．．電阻層
72a．．．電阻調節修整槽
73a．．．陶瓷膜
91．．．第一端極
92．．．第二端極
h．．．厚度

权利要求:
Claims (10)
[1] 一種多層共燒之積層堆疊式晶片電阻，係包括：一陶瓷基體，具有一預定厚度，該陶瓷基體係由複數層陶瓷膜疊置而形成，而該陶瓷膜係以包括有溶劑、黏結劑、分散劑的一瓷漿附著於一承載膜的表面而形成；一積層堆疊電阻結構單體，係疊置在該陶瓷基體上，包括有複數層承載膜及一一地形成在該承載膜表面的複數層電阻層，該每一電阻層彼此間相互平行並以垂直方向疊置間隔一預定間距；該積層堆疊電阻結構單體與該陶瓷基體係於疊置後於窯爐中以一預定燒結溫度及一預定燒結時間燒結，將該積層堆疊電阻結構單體與該陶瓷基體燒結定型；每一電阻層的第一端部及第二端部以一水平方向各別延伸形成端極連接端，並各別暴露出於該積層堆疊電阻結構體的第一端面及第二端面；第一端極，係以導電材料形成在該積層堆疊電阻結構單體的第一端面，且該第一端極係連接於該各個電阻層的第一端部；第二端極，係以導電材料形成在該積層堆疊電阻結構單體的第二端面，且該第二端極係連接於該各個電阻層的第二端部。
[2] 如申請專利範圍第1項所述之多層共燒之積層堆疊式晶片電阻，其中該電阻層更形成有至少一電阻調節修整槽。
[3] 如申請專利範圍第1項所述之多層共燒之積層堆疊式晶片電阻，其中更藉由改變該電阻層裡其中至少一層的寬度或厚度之一，進而調節該電阻層之電阻值。
[4] 如申請專利範圍第1項所述之多層共燒之積層堆疊式晶片電阻，其中更包括有一基材層，係以包括有瓷粉、粘結劑的第二澆注瓷漿所構成，具有一表面及一背面，在該基材層的兩端各形成一端極面。
[5] 如申請專利範圍第4項所述之多層共燒之積層堆疊式晶片電阻，其中位於該基材層之背面上，另外形成一第二電阻層燒結層，同樣係以包括有瓷粉、粘結劑的第一澆注瓷漿充填灌注於另一複數層電阻層間的瓷漿澆注空間中之後，以一預定燒結溫度及一預定燒結時間燒結，將該瓷漿燒成定型於該各層電阻層間的瓷漿澆注空間中，以形成一積層堆疊電阻結構單體。
[6] 如申請專利範圍第4項所述之多層共燒之積層堆疊式晶片電阻，其中該瓷漿及該第二澆注瓷漿係由相同的多孔性陶瓷材料成份構成。
[7] 如申請專利範圍第4項所述之多層共燒之積層堆疊式晶片電阻，其中該瓷漿及該第二澆注瓷漿係由不同的多孔性陶瓷材料成份或相同的多孔性陶瓷材料成份但不同孔隙之一構成。
[8] 如申請專利範圍第4項所述之多層共燒之積層堆疊式晶片電阻，其中該基材層的兩端各形成一端極面，嵌入有一對彼此間相互平行並間隔一預定間距之金屬導熱層，該金屬導熱層各別以一水平方向延伸至該基材層其中之一的端極面。
[9] 一種多層共燒之積層堆疊式晶片電阻製造方法，該方法包括下列步驟：(a)　製備一包括有溶劑、黏結劑、分散劑的瓷漿；(b)　將該瓷漿附著於一承載膜的表面而形成一陶瓷膜；(c)　將複數層該陶瓷膜疊置形成一具有預定厚度的陶瓷基體；(d)　在該陶瓷基體的表面形成一電阻層，該電阻層的端部以一水平方向各別延伸形成端極連接端；(e)　在該電阻層的表面形成該陶瓷膜；(f)　重覆數次步驟(d)~(e)，以在該陶瓷基體上形成一包括有複數層電阻層的積層堆疊電阻結構單體，該每一電阻層彼此間相互平行並以垂直方向疊置間隔一預定間距；將該積層堆疊電阻結構單體與該陶瓷基體，於窯爐中以一預定燒結溫度及一預定燒結時間燒結，將該積層堆疊電阻結構單體與該陶瓷基體燒結定型；(g)　將該燒成定型後的該積層堆疊電阻結構單體的兩個端極面，以一導電材料分別形成一對端極，且使該每一電阻層的端極連接端連接於該端極，而製成一積層堆疊式晶片電阻。
[10] 如申請專利範圍第11項所述之多層共燒之積層堆疊式晶片電阻製造方法，其中在步驟(a)之前更包括下列步驟：(h)　製備一第二澆注瓷漿；(i)　以該第二澆注瓷漿製成一基材層；(j)　將該積層堆疊電阻結構單體疊置在該基材層上。

类似技术:

---

公开号 | 公开日 | 专利标题

---

US6337123B1|2002-01-08|Multilayered ceramic substrate and method of producing the same

---

JP5196038B2|2013-05-15|コイル内蔵基板

---

CN103219151B|2017-11-10|多层陶瓷电子元件及其制造方法

---

JPWO2008132913A1|2010-07-22|多層セラミック基板およびその製造方法ならびに電子部品

---

TWI482183B|2015-04-21|嵌入式多層陶瓷電子組件及其製造方法，以及具有嵌入式多層陶瓷電子組件於其內的印刷電路板

---

TWI523050B|2016-02-21|Multi - layer co - fired laminated stacked chip resistors and manufacturing method thereof

---

JPH10308584A|1998-11-17|セラミック多層基板およびその製造方法

---

JP5382225B2|2014-01-08|セラミック多層基板およびその製造方法

---

JP2006210536A|2006-08-10|電子部品の製造方法、電子部品付き配線基板

---

JP2006173240A|2006-06-29|セラミック基板の製造方法

---

US20050205293A1|2005-09-22|Substrate

---

JP2011114175A|2011-06-09|多層配線基板の製造方法および多層配線基板

---

JP2015197952A|2015-11-09|セラミックヒーターの製造方法

---

TW200911072A|2009-03-01|Multi-layer ceramic substrate with embedded cavity and manufacturing method thereof

---

KR100289959B1|2001-06-01|저온동시소성세라믹의 내장 커패시터 제조방법

---

JP2012004422A|2012-01-05|セラミック多層基板

---

JP2012129367A|2012-07-05|コイル内蔵基板の製造方法

---

JP2009111239A|2009-05-21|積層セラミック基板および積層セラミック基板の製造方法

---

CN213660214U|2021-07-09|一种阵列型可引线键合多层电容器

---

CN103123835A|2013-05-29|多层共烧的积层堆叠式芯片电阻及其制造方法

---

JP4579673B2|2010-11-10|電子部品及びその製造方法、電子部品付き配線基板

---

JPH09199331A|1997-07-31|コイル部品およびその製造方法

---

JPH09260144A|1997-10-03|コイル部品およびその製造方法

---

KR101214691B1|2012-12-21|다층 세라믹 기판 및 이의 제조 방법

---

JP2009252783A|2009-10-29|セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法

同族专利:

---

公开号 | 公开日

---

US8451085B1|2013-05-28|

---

US20130127587A1|2013-05-23|

---

TWI523050B|2016-02-21|

引用文献:

---

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

---

US6160472A|1995-03-24|2000-12-12|Tdk Corporation|Multilayer varistor|

---

EP0964415B1|1997-10-06|2009-07-15|TDK Corporation|Electronic device and method of producing the same|

---

JP4292901B2|2002-08-20|2009-07-08|株式会社村田製作所|バリスタ|

---

WO2007105865A1|2006-03-10|2007-09-20|Joinset Co., Ltd|Ceramic component element and ceramic component and method for the same|KR20150069901A|2013-12-16|2015-06-24|삼성전기주식회사|칩 저항기|

---

CN110246640B|2019-06-04|2021-02-02|陕西华经微电子股份有限公司|一种无创伤阻值修调方法|

法律状态:

优先权:

---

申请号 | 申请日 | 专利标题

---

TW100142391A|TWI523050B|2011-11-18|2011-11-18|Multi - layer co - fired laminated stacked chip resistors and manufacturing method thereof|TW100142391A| TWI523050B|2011-11-18|2011-11-18|Multi - layer co - fired laminated stacked chip resistors and manufacturing method thereof|

---

US13/528,955| US8451085B1|2011-11-18|2012-06-21|Co-fired multi-layer stack chip resistor and manufacturing method|